IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In Re U.S. Patent Application	
Applicant: Morita et al.) I hereby certify that this paper is being deposited with the United States Postal Service as EXPRESS
Serial No.	mail in an envelope addressed to: Assistant Commissioner for Patents, Washington, D.C. 20231,
Filed: January 31, 2001	on January 31, 2001. Express Label No.: EL 769181289 US Signature:
For: DISPLAY DEVICE AND DRIVING METHOD OF THE SAME)))))))))))))))))))
Art Unit:))

CLAIM FOR PRIORITY

Assistant Commissioner for Patents Washington, DC 20231

Sir:

Applicant claims foreign priority benefits under 35 U.S.C. § 119 on the basis of the foreign application identified below:

Japanese Patent Application No. 2000-211661, filed July 12, 2000.

A certified copy of the priority document is enclosed.

Respectfully submitted,

GREER, BURNS & CRAIN, LTD.

Bv:

Patrick G. Burns Reg. No. 29,367

January 31, 2001 300 South Wacker Drive Suite 2500 Chicago, IL 60606 (312) 360-0080 Customer Number: 24978

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2000年 7月12日

出願番号

Application Number:

特願2000-211661

出 願 人 Applicant (s):

富士通株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2000年11月17日









特2000-211661

【書類名】 特許願

【整理番号】 0040098

【提出日】 平成12年 7月12日

【あて先】 特許庁長官殿

【国際特許分類】 G02F 1/136

【発明の名称】 表示装置及びその駆動方法

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 森田 敬三

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 中林 謙一

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100090273

【弁理士】

【氏名又は名称】 國分 孝悦

【電話番号】 03-3590-8901

【手数料の表示】

【予納台帳番号】 035493

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】

要約書 1

【包括委任状番号】 9908504

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 表示装置及びその駆動方法

【特許請求の範囲】

【請求項1】 複数の走査線を有する表示部と、

前記表示部の走査線に走査信号を供給するための出力線を有する走査ドライバと、

前記走査ドライバから供給される前記走査信号の良否を判定し、該判定結果を 出力する判定手段と、

前記判定手段により、不良と判定された走査信号を供給する出力線と前記表示 部の走査線との間の接続を切断するスイッチング手段と

を備えたことを特徴とする表示装置。

【請求項2】 前記判定手段は、前記走査ドライバの出力線のうちの一又は 複数の出力線の電位がグランド電位に固定されているか否かを判定し、

前記スイッチング手段は、前記判定手段により、前記走査ドライバの出力線の うちの一又は複数の出力線の電位がグランド電位に固定されていると判定された ときには、該固定されている電位の出力線と前記表示部の走査線との間の接続を 切断することを特徴とする請求項1記載の表示装置。

【請求項3】 前記判定手段は、前記走査ドライバの出力線のうちの一又は 複数の出力線の電位が電源電位に固定されているか否かを判定し、

前記スイッチング手段は、前記判定手段により、前記走査ドライバの出力線の うちの一又は複数の出力線の電位が電源電位に固定されていると判定されたとき には、該固定されている電位の出力線と前記表示部の走査線との間の接続を切断 することを特徴とする請求項1記載の表示装置。

【請求項4】 前記判定手段は、前記走査ドライバの出力線のうちの一又は 複数の出力線が開放されているか否かを判定し、

前記スイッチング手段は、前記判定手段により、前記走査ドライバの出力線の うちの一又は複数の出力線が開放されていると判定されたときには、該開放され ている電位の出力線と前記表示部の走査線との間の接続を切断することを特徴と する請求項1記載の表示装置。 【請求項5】 複数の走査線を有する表示部と、前記表示部の走査線に走査信号を供給するための出力線を有する走査ドライバとを備えた表示装置の駆動方法であって、

- (a) 前記走査ドライバから供給される前記走査信号の良否を判定するステップと、
- (b) 前記走査信号が不良と判定された走査信号を供給する出力線と前記表示 部の走査線との間の接続を切断するステップと

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

を備えたことを特徴とする表示装置の駆動方法。

本発明は、表示装置及びその駆動方法に関し、特に走査ドライバから供給される走査信号に応じて表示を行う表示装置及びその駆動方法に関する。

[0002]

【従来の技術】

最近の液晶表示装置の研究開発においては、低コスト化のための技術開発競争が熾烈を極めている。中でも、低温プロセスでポリシリコン薄膜トランジスタを形成する技術は、安価なガラス基板上に、表示領域だけでなく、周辺回路(例えばドライバ)をも形成することを可能とする。このため、従来のようなドライバ用ICの実装費用が削減され、大幅なコスト削減を期待できることから注目を浴びている。これまでにポリシリコン薄膜トランジスタをガラス基板上に形成して大型でかつ高精細の液晶表示装置を作成する試みがなされてきている。

[0003]

図22は、第1の従来例による液晶表示装置の構成を示す。表示領域100は、二次元に配列された薄膜トランジスタを有し、各薄膜トランジスタが各画素の表示を制御する。第1の走査ドライバ101aは表示領域100の左に設けられ、第2の走査ドライバ101bはn本の出力線GL1~GLnを介して、第2の走査ドライバ101bはn本の出力線GR1~GRnを介して、それぞれ表示領域100の走

査線の両端に同一の走査信号を供給する。第1のデータドライバ102a及び第2のデータドライバ102bは、表示領域100の上下に設けられ、データ信号を表示領域100に供給する。

[0004]

断線ポイント103は、第1の走査ドライバ101aの出力線GL3と第2の 走査ドライバ101bの出力線GR3とを接続する表示領域100内の走査線上 で断線されたポイントである。この場合、表示領域103aには、第1の走査ド ライバ101aから走査信号が供給されるので、表示領域103aでの表示が可 能になる。一方、表示領域103bには、第2の走査ドライバ101bから走査 信号が供給されるので、表示領域103bでの表示が可能になる。すなわち、断 線ポイント103で断線が生じたとしても、表示領域103a及び103bの両 方で表示が可能になる。この点に、第1及び第2の2つの走査ドライバ101a , 101bを設ける意味がある。

[0005]

近年、液晶表示装置の高解像度化が進み、走査ドライバ101a及び101b の出力線GL1~GLn及びGR1~GRnの数が増加している。その結果、走査ドライバ101a及び101b内に製造プロセス上の欠陥が発生する確率が高くなっている。

[0006]

図23に示すように、例えば、製造プロセス上の欠陥等により、走査ドライバ101b内の短絡ポイント104で出力線GR3が電源線又はグランド線等に短絡されてしまうことがある。この場合、走査ドライバ101b内の出力線GR3は電源電位やグランド電位等に固定されてしまい、正常な走査信号が走査ドライバ101bから表示領域100に供給されなくなってしまう。その結果、上記の出力線GR3に対応する表示領域100内の水平ラインの右側の領域は、常に白又は黒の表示になってしまい、正常な表示が行われなくなってしまう。

[0007]

このように、表示領域100が無欠陥であったとしても、走査ドライバ101 a 又は101b に欠陥が生じてしまえば、これらが同一ガラス基板上に形成され

るために、液晶表示装置全体が不良品になってしまう。そこで、走査ドライバ1 01a, 101bの欠陥を修復するための技術が提案されている。次に、その技術を説明する。

[0008]

図24は、特開平6-67200号公報に示される第2の従来例による液晶表示装置の構成を示す。第2の従来例による液晶表示装置は、第1の従来例による液晶表示装置(図22及び図23)に対して、nチャネルMOSトランジスタ111aのゲートには、制御信号用端子CLを介して制御信号が供給される。トランジスタ111aのソース及びドレインには、第1の走査ドライバ101aの出力線GL1~GLn及び表示領域100の走査線が接続される。同様に、トランジスタ111bのゲートには、制御信号用端子CRを介して制御信号が供給される。トランジスタ111bのゲートには、制御信号用端子CRを介して制御信号が供給される。トランジスタ111bのソース及びドレインには、第2の走査ドライバ101bの出力線GR1~GRn及び表示領域100の走査線が接続される。

[0009]

液晶表示装置を製造した後、第2の走査ドライバ101b内の短絡ポイント1 12で出力線GR2が電源線又はグランド線等に短絡していることが検出できた とする。その場合、制御信号用端子CLにハイレベルの電圧を印加し、制御信号 用端子CRにローレベルの電圧を印加する。

[0010]

その結果、n個のすべてのトランジスタ111aのゲートにはハイレベルが供給され、n個のトランジスタ111aはオンし、走査ドライバ101aの出力線GL1~GLnと表示領域100の走査線とを接続する。表示領域100には、走査ドライバ101aから走査信号が供給される。

[0011]

一方、n個のすべてのトランジスタ111bのゲートにはローレベルが供給され、n個のトランジスタ111bはオフし、走査ドライバ101bの出力線GR1~GRnと表示領域100の走査線との間の接続を切断する。走査ドライバ101bから表示領域100には、走査信号が供給されない。

[0012]

すなわち、表示領域100には、走査ドライバ101aからのみ正常な走査信号が供給され、正常な表示を行うことができる。しかし、上記の公報には、短絡ポイント112の検出方法が記載されていない。また、仮に、第2ラインに欠陥があることを表示画面上の目視により発見できたとしても、その第2ラインでの欠陥が第1の走査ドライバ101a内での短絡によるものか、或いは第2の走査ドライバ101b内での短絡によるものかを判断することができない。その判断方法が示されなければ、第1及び第2の走査ドライバ101a,101bのいずれに欠陥があるのかがわからず、制御信号用端子CL及びCRの電圧レベルを決定することができない。

[0013]

また、図25に示すように、第2の走査ドライバ101b内の短絡ポイント113で出力線GR2の短絡が発生し、さらに表示領域100内の断線ポイント114で走査線の断線が発生することがある。この場合、短絡ポイント113を修復するために、上記と同様に、制御信号用端子CLにハイレベルを供給し、制御信号用端子CRにローレベルを供給するとする。

[0014]

すると、表示領域114aには、第1の走査ドライバ101aから走査信号が 供給されるが、表示領域114bには、走査ドライバ101a及び101bのい ずれからも走査信号が供給されなくなり、表示領域114bでは、正常な表示を 行うことができなくなってしまう。

[0015]

また、図26に示すように、第1の走査ドライバ101a内の短絡ポイント115で出力線GL4の短絡が発生し、第2の走査ドライバ101b内の短絡ポイント116で出力線GR1の短絡が発生し、表示領域100内の断線ポイント117で走査線の断線が発生した場合を考える。

[0016]

短絡ポイント116を修復するためには、制御信号用端子CRにローレベルの 電圧を印加し、制御信号用端子CLにハイレベルの電圧を印加することが考えら れる。しかし、その場合、トランジスタ111bがオフになり、表示領域117bに走査信号が供給されず、表示領域117bでは正常な表示が行われない。また、第1の走査ドライバ101a内の短絡ポイント115で出力線GL4が短絡しているために、表示領域100の第4ラインの走査線には、第2の走査ドライバ101bから走査信号が供給されないのみならず、第1の走査ドライバ101aからも正常な走査信号が供給されない。そのため、第4ラインでは正常な表示を行うことができない。

[0017]

一方、短絡ポイント115を修復するためには、制御信号用端子CLにローレベルを印加し、制御信号用端子CRにハイレベルを印加することが考えられる。しかし、その場合、トランジスタ111aがオフになり、表示領域117aに走査信号が供給されず、表示領域117aでは正常な表示が行われない。また、第2の走査ドライバ101b内の短絡ポイント116で出力線GR1が短絡しているために、表示領域100の第1ラインには、第1の走査ドライバ101a及び第2の走査ドライバ101bの双方から正常な走査信号が供給されない。そのため、第1ラインでは正常な表示を行うことができない。

[0018]

上記のような欠陥が発生した場合には、完全に修復することができない。また 、上記の公報では、上述のように、欠陥の検出方法が示されていない。次に、欠 陥の検出方法を示した公報について説明する。

[0019]

図27は、特許第2973969号公報に示される第3の従来例による液晶表示装置の構成を示す。この第3の従来例による液晶表示装置は、第1の従来例による液晶表示装置(図22及び図23)に対して、nチャネルMOSトランジスタ121a, 121bを付加したものである。

[0020]

n個のトランジスタ121aのゲートには、第1の走査ドライバ101aの出力線GL1~GLnが接続される。n個のトランジスタ121aのソース及びドレインには、入力端子Lin及び出力端子Loutが接続される。

[0021]

一方、n個のトランジスタ121bのゲートには、第2の走査ドライバ101bの出力線GR1~GRnが接続される。n個のトランジスタ121bのソース及びドレインには、入力端子Rin及び出力端子Routが接続される。

[0022]

入力端子Linに検査信号を入力し、出力端子Loutの信号を調べることにより、トランジスタ121aのゲートに印加される走査信号の状態を知ることができる。また、入力端子Rinに検査信号を入力し、出力端子Routの信号を調べることにより、トランジスタ121bのゲートに印加される走査信号の状態を知ることができる。しかし、第3の従来例の公報には、検査方法のみが示されており、修復方法が示されていない。

[0023]

【発明が解決しようとする課題】

上述のように、第2の従来例の公報には、修復方法が示されているが、検査方法が示されていない。また、その修復方法には、限界があり、図25に示す欠陥及び図26に示す欠陥に対しては修復することができない。

[0024]

一方、第3の従来例の公報には、検査方法が示されているが、修復方法が示されていない。さらに、その検査方法は具体的なものが示されておらず、すべての 欠陥を検出できるものではない。また、仮に、欠陥を検出できたとしても、その 欠陥をどのように修復できるかが示されていない。

[0025]

本発明の目的は、走査ドライバの出力線の電位が固定又は開放される欠陥を検出し、その欠陥を自動的に修復することができる表示装置及びその駆動方法を提供することである。

本発明の他の目的は、走査ドライバの出力線の電位が固定又は開放される欠陥を確実に検出することができる表示装置及びその駆動方法を提供することである

本発明のさらに他の目的は、走査ドライバの出力線の電位が固定又は開放され

る欠陥を確実に修復することができる表示装置及びその駆動方法を提供すること である。

[0026]

【課題を解決するための手段】

本発明の表示装置は、複数の走査線を有する表示部と、表示部の走査線に走査信号を供給するための出力線を有する走査ドライバとを有する。走査ドライバ等の異常により、走査ドライバの出力線のうちの一又は複数の出力線の電位が固定又は開放されているときには、該固定又は開放されている電位の出力線と表示部の走査線との間の接続を切断する。

[0027]

走査ドライバの出力線の電位が固定又は開放されているときには、該固定又は開放されている電位の出力線と表示部の走査線との間の接続のみを切断することが可能になる。例えば、第1の走査ドライバの出力線と表示部の走査線との間の接続が切断されたときには、表示部の走査線には第2の走査ドライバの出力線から正常な走査信号が供給される。第1又は第2の走査ドライバのすべての走査線と表示部のすべての走査線との間の接続を切断するのではなく、電位が固定又は開放されている出力線と表示部の走査線との間の接続のみを切断することができるので、第1又は第2の走査ドライバの正常な出力線と表示部の走査線との間は接続され、正常な表示を行うことができる。また、第1の走査ドライバと第2の走査ドライバとで、個別に出力線の電位が固定又は開放されているか否かを判定し、必要に応じて個別に出力線の電位が固定又は開放されているか否かを判定し、必要に応じて個別に出力線と走査線との間の接続を切断するので、図25及び図26に示した様な欠陥でも修復することができる。すなわち、第1又は第2の走査ドライバと表示部の両方に欠陥がある場合や、第1及び第2の走査ドライバと表示部とに欠陥がある場合でも、修復が可能になり、正常な表示を行うことができる。

[0028]

【発明の実施の形態】

以下、本発明の実施形態を図面に基づいて説明する。

(第1の実施形態)

図1は、本発明の第1の実施形態による液晶表示装置の構成例を示すブロック 図である。第1の実施形態による液晶表示装置は、第1又は第2の走査ドライバ 4 a, 4 b内の出力線がグランド線に短絡又は断線等が生じて、その出力線がロ ーレベルに固定されるか又は開放になる欠陥が生じた場合に、その欠陥を検出し 、自動的に修復することができる。

[0029]

ガラス基板1上には、表示領域2、第1の走査ドライバ4a、第2の走査ドライバ4b、第1のデータドライバ3a、第2のデータドライバ3bの他に、判定手段5a,5b、nチャネルMOSトランジスタ7a,7b,8a,8bが一体化して形成される。ガラス基板1と対向基板6との間には液晶が充填されており、対向基板6の全面には対向電極が形成されている。後に説明する第2~5の実施形態においても、同様の対向基板6が用いられる。なお、本明細書で述べるトランジスタは、すべてポリシリコン薄膜トランジスタである。

[0030]

表示領域(表示部)2内の領域9の具体的構成を図2に示す。表示領域2は、二次元マトリックス状に配列されたnチャネルMOSトランジスタ21を有する。走査線の左端部L1と走査線の右端部R1とが相互に接続され、第1の走査線を構成する。走査線の左端部L2と走査線の右端部R2とが相互に接続され、第2の走査線を構成する。同様に、走査線の左端部Lnと走査線の右端部Rnとが相互に接続され、第nの走査線を構成する。各トランジスタ21は、ゲートが水平方向に延びる走査線(L1,R1)~(Ln,Rn)に接続され、ソース及びドレインが垂直方向に延びるデータ線D1~Dn及び画素電極22に接続される。画素電極22に所定の電位を印加することにより、各画素の表示を制御することができる。

[0031]

図1において、第1及び第2の走査ドライバ4 a, 4 b は、表示領域2を挟むように表示領域2の両側に設けられ、表示領域2の走査線 $L1\sim Ln$, $R1\sim Rn$ の両端に同一の走査信号を供給するための出力線 $GL1\sim GLn$, $GR1\sim GRn$ を有する。

[0032]

一第1の走査ドライバ4 a は、表示領域2の左に設けられ、n本の出力線GL1 ~GLnを有する。第1の走査ドライバ4 a の出力線GL1~GLnは、n個の nチャネルMOSトランジスタ(スイッチング手段)8 a を介して、表示領域2 の走査線L1~Lnに接続される。すなわち、n個のトランジスタ8 a のソース 及びドレインは、出力線GL1~GLn及び走査線L1~Lnに接続される。

[0033]

第2の走査ドライバ4 bは、表示領域2の右に設けられ、n本の出力線GR1 ~GRnを有する。第2の走査ドライバ4 bの出力線GR1~GRnは、n個の nチャネルMOSトランジスタ(スイッチング手段)8 bを介して、表示領域2 の走査線R1~Rnに接続される。すなわち、n個のトランジスタ8 bのソース 及びドレインは、出力線GR1~GRn及び走査線R1~Rnに接続される。

[0034]

第1及び第2のデータドライバ3 a, 3 bは、表示領域2を挟むように表示領域2の両側に設けられる。第1のデータドライバ3 aは、表示領域2の上に設けられ、表示領域2の奇数番目のデータ線D1, D3, D5, ・・・, Dn-1にデータ信号を供給する。第2のデータドライバ3 bは、表示領域2の下に設けられ、表示領域2の偶数番目のデータ線D2, D4, D6, ・・・, Dnにデータ信号を供給する。なお、第1及び第2のデータドライバ3 a, 3 bは、2つに分離せずに、2つを統合して1つのデータドライバで構成してもよい。ただし、2つに分離することにより、第1及び第2のデータドライバ3 a, 3 bのそれぞれの配線間ピッチを大きくすることができるので、製造プロセス条件を緩和でき、製造し易くなる。

[0035]

次に、走査ドライバ4 a, 4 bとデータドライバ3 a, 3 bとの関係を説明する。第1の走査ドライバ4 a は、表示領域2の走査線(L1,R1)~(Ln,Rn)を順次選択するための走査信号を出力線GL1~GLn上に出力する。同様に、第2の走査ドライバ4 b は、表示領域2の走査線(L1,R1)~(Ln,Rn)を順次選択するための走査信号を出力線GR1~GRn上に出力する。

[0036]

-データドライバ3-a, 3-bは、第1の走査線L1, R1が選択されているときには、第1の走査線L1, R1のラインに対応するデータD1~Dnを出力し、同様に、第2の走査線L2, R2が選択されているときには、第2の走査線L2, R2のラインに対応するデータD1~Dnを出力し、以後、順次、第nの走査線Ln, Rnのラインまで同様にして出力を行う。

[0037]

n個の第1の検査用トランジスタ(nチャネルMOSトランジスタ)7aのゲートには、それぞれ第1の走査ドライバ4aの出力線GL1~GLnが接続される。n個の第1の検査用トランジスタ7aのソース及びドレインの一方には、検査入力端子Linが接続され、他方には判定手段5aの入力端子が接続される。

[0038]

検査入力端子Linには、検査信号を入力する。出力線GL1~GLnのうちのいずれかが選択されると、その選択された出力線が接続されるトランジスタ7 aがオンする。すると、トランジスタ7 aは、検査入力端子Linから入力された検査信号を判定手段5 aへ出力(伝達)する。第1の走査ドライバ4 aが正常であれば、n個のトランジスタ7 aは、第1の出力線GL1に対応するものから第nの出力線GLnに対応するものまでが順番にオンする。

[0039]

まず、第1の走査ドライバ4 aが正常な場合を説明する。トランジスタ7 a は、各出力線GL1~GLn上の走査信号がハイレベルになる度に(出力線が選択される度に)、オンする。すると、判定手段5 a は、上記の検査信号を正常に入力し、第1の走査ドライバ4 a の出力線GL1~GLn上の走査信号が正常であると判定し、ハイレベルを出力する。これらの判定は、各出力線GL1~GLnのタイミング毎に順次行われる。

[0040]

n個のスイッチングトランジスタ(nチャネルMOSトランジスタ)8 a のゲートは、判定手段5 a の出力端子に接続される。n個のスイッチングトランジスタ8 a のソース及びドレインは、一方が走査ドライバ4 a の出力線GL1~GL

nに接続され、他方が表示領域2の走査線L1~Lnに接続される。

-----[-0·0-4-1-]------

判定手段5 a がハイレベルを出力すると、nチャネルトランジスタ8 a は、オンし、走査ドライバ4 a の出力線GL1~GLnと表示領域2の走査線L1~Lnとを相互に接続する。これにより、表示領域2は、第1の走査ドライバ4 a から走査信号を入力し、正常な表示を行うことができる。

[0042]

次に、第1の走査ドライバ4a内の出力線のうちの一又は複数の出力線がグランド線に短絡し、その出力線上の走査信号がローレベルに固定されてしまった欠陥、又は一又は複数の出力線が断線して開放状態になる欠陥を考える。走査信号がローレベルに固定又は開放されると、その走査信号に対応するトランジスタ7aは、オフ状態を維持する。すると、判定手段5aは、端子Linから入力された検査信号を得ることができず、第1の走査ドライバ4aの出力線GL1~GLnのうちの所定の出力線がグランド線に短絡しているか又は開放していると判定し、ローレベルを出力する。上記の判定は、出力線GL1~GLnの各出力線毎に判定を行い、出力する。すなわち、正常な出力線のタイミングではハイレベルを出力し、異常な出力線のタイミングではローレベルを出力する。

[0043]

判定手段5 a がローレベルを出力すると、n チャネルMOSトランジスタ8 a は、オフし、走査ドライバ4 a の出力線GL1~GLnと表示領域2の走査線L1~Lnとの間の接続を切断する。また、正常な出力線については、判定手段5 a がハイレベルを出力し、トランジスタ8 a はオンし、出力線GL1~GLnと走査線L1~Lnとの間を接続する。これにより、表示領域2は、第1の走査ドライバ4 a の正常な出力線のみから走査信号を入力する。異常な出力線については、第2の走査ドライバ4 b から走査信号を入力し、正常な表示を行うことができる。

[0044]

以上、第1の走査ドライバ4a、トランジスタ7a,8a及び第1の判定手段5aについて説明したが、第2の走査ドライバ4b、トランジスタ7b,8b及

び第2の判定手段5bについても同様である。

すなわち、トランジスタ7bのゲートには、第2の走査ドライバ4bの出力線 GR1~GRnが接続される。トランジスタ7bのソース及びドレインは、一方 が検査入力端子Rinに接続され、他方が判定手段5bの入力端子に接続される

[0046]

トランジスタ8bのゲートには、判定手段5bの出力が接続される。トランジスタ8bのソース及びドレインは、一方が第2の走査ドライバ4bの出力線GR1~GRnに接続され、他方が表示領域2の走査線R1~Rnに接続される。

[0047]

トランジスタ7 b は、第2の走査ドライバ4 b の出力線GR1~GRn上の走査信号に応じてスイッチングを行う。判定手段5 b は、トランジスタ7 b のスイッチングの状態に応じて、第2の走査ドライバ4 b 内の出力線GR1~GRnがグランド線に短絡又は開放しているか否かを判定し、判定結果を出力する。トランジスタ8 b は、判定手段5 b の出力に応じて、第1の走査ドライバ4 b の出力線GR1~GRnと表示領域2の走査線R1~Rnとの間の接続のスイッチングを行う。

[0048]

次に、液晶表示装置内に3つの欠陥がある場合を説明する。第1の欠陥は、第1の走査ドライバ4a内の出力線GLnが短絡ポイント10でグランド線に短絡している欠陥である。第2の欠陥は、第2の走査ドライバ4b内の出力線GR2が短絡ポイント11でグランド線に短絡している欠陥である。第3の欠陥は、表示領域2の走査線L5,R5が断線ポイント12で断線している欠陥である。

[0049]

この場合、判定手段5 a は、第1の走査ドライバ4 a の第nの出力線GLnのみがグランド線に短絡し、その他の出力線GL1~GLn-1は正常であると判定する。トランジスタ8 a は、第nの出力線GLnに対応するもののみがオフし、その他の出力線GL1~GLn-1に対応するものはオンする。

[0050]

また、判定手段 5 b は、第 2 の走査ドライバ 4 b の第 2 の出力線 G R 2 のみが グランド線に短絡し、その他の出力線 G R 1 , G R 3 ~ G R n は正常であると判 定する。トランジスタ 8 b は、第 2 の出力線 G R 2 に対応するもののみがオフし、その他の出力線 G R 1 , G R 3 ~ G R n に対応するものはオンする。

[0051]

その結果、表示領域2の第2の走査線L2,R2には、第1の走査ドライバ4 aのみから走査信号が供給され、第nの走査線Ln,Rnには、第2の走査ドライバ4 bのみから走査信号が供給される。また、残りの走査線(L1,R1)、(L3,R3) \sim (Ln-1,Rn-1)には、第1及び第2の走査ドライバ4 a,4 bの両方から走査信号が供給される。

[0052]

断線ポイント12付近では、表示領域12aは、第1の走査ドライバ4aから 走査信号を受けて、正常な表示を行うことができる。一方、表示領域12bは、 第2の走査ドライバ4bから走査信号を受けて、正常な表示を行うことができる 。このように、上記の3ポイント10~12の欠陥があったとしても、すべての ラインについて正常な表示を行うことができる。

[0053]

図3は、上記の図1のデータドライバ3 a の構成を示す回路図である。データドライバ3 a の構成を説明するが、データドライバ3 b の構成もそれと同様である。データドライバ3 a は、シフトレジスタ31、ビデオアナログ線32、及びアナログスイッチ33を有する。

[0054]

シフトレジスタ31は、スタート信号端子SI、クロック端子CLK、及びクロックバー(反転)端子/CLKの3つの入力端子に各信号を入力し、出力線37,38,・・・から順次パルスを出力する。すなわち、まず、出力線37が選択され、次に出力線38が選択され、順次後段の出力線が選択されていく。出力線37,38,・・・は、2本だけでなく、実際には多数存在する。なお、上記の記号「/」は、バー(反転)信号を意味する。

[0055]

ビデオアナログ線 3-2-は、例えば-8本のビデオアナログ線 3 2 a ~ 3 2 h からなり、例えば 2 5 6 階調のデータ信号のアナログ電圧を供給する。アナログスイッチ 3 3 は、n チャネルMOSトランジスタ 3 4 と p チャネルMOSトランジスタ 3 5 とが一組のスイッチを構成し、水平方向に並ぶ 8 組のスイッチが 1 ユニットになる。すなわち、左端の 8 組のユニットでは、n チャネルMOSトランジスタ 3 4 のゲートに出力線 3 7 が接続され、p チャネルMOSトランジスタ 3 5 のゲートには、論理反転回路(インバータ) 3 6 を介して出力線 3 7 が接続される。その右隣の 8 組のユニットは、n チャネルMOSトランジスタ 3 4 のゲートに出力線 3 8 が接続され、p チャネルMOSトランジスタ 3 5 のゲートに出力線 3 8 が接続され、p チャネルMOSトランジスタ 3 5 のゲートに、論理反転回路(インバータ) 3 6 を介して出力線 3 8 が接続される。

[0056]

nチャネルMOSトランジスタ34EpチャネルMOSトランジスタ35のソース及びドレインは、ビデオアナログ線32a~32h及び表示領域2のデータ線D1,D3,・・・,Dn-1に接続される。

[0057]

出力線37が選択されてハイレベルになると、アナログスイッチ33内の左端の8組のスイッチユニットがオンし、8本のビデオアナログ線32a~32hと8本のデータ線D1, D3, ・・・, D15とが接続され、8本のデータ信号が表示領域2に供給される。

[0058]

次に、出力線37がローレベルになった後、ビデオアナログ線32に新たなデータ信号が供給され、出力線38が選択されてハイレベルになる。すると、アナログスイッチ33内の左端から2番目の8組のスイッチユニットがオンし、8本のビデオアナログ線32a~32hと8本のデータ線D17, D19,・・・, D31とが接続され、新たな8本のデータ信号が表示領域2に供給される。以上のようにして、データ線Dn-1まで順次データが供給され、1ライン分のデータ供給が完了する。この動作を表示領域2の各ラインについて行う。

[0059]

図4 (A) は、上記の図1の走査ドライバ4a, 4b内で使用するクロックドインバータを示す図である。クロックドインバータは、クロック信号CLK及びクロックバー信号/CLKを制御信号として、入力端子INから入力される信号を反転して、出力端子OUTから出力する。

[0060]

図4(B)は、上記の図4(A)のクロックドインバータの構成を示す回路図である。pチャネルMOSトランジスタ41は、ゲートがクロックバー信号端子/CLKに接続され、ソースが正電位Vddに接続され、ドレインがpチャネルMOSトランジスタ42のソースに接続される。pチャネルMOSトランジスタ42は、ゲートが入力端子INに接続され、ドレインが出力端子OUTに接続される。nチャネルMOSトランジスタ43は、ゲートが入力端子INに接続され、ドレインが出力端子OUTに接続され、ドレインが出力端子OUTに接続され、ソースがnチャネルMOSトランジスタ44のドレインに接続される。nチャネルMOSトランジスタ44は、ゲートがクロック信号端子CLKに接続され、ソースがグランド電位GNDに接続される。

[0061]

図5 (A)は、図1の第1の走査ドライバ4 a の構成を示す回路図である。第 1の走査ドライバ4 a の構成を説明するが、第2の走査ドライバ4 b の構成もそれと同様である。第1のクロックドインバータ51,56は、クロック信号端子 C L K 及びクロックバー信号端子/C L K の位置が図4 (B)に示すものと同じである。一方、第2のクロックドインバータ53,54は、クロック信号端子C L K 及びクロックバー信号端子/C L K の位置が図4 (B)に示すものと逆であり、トランジスタ41のゲートにクロック信号端子C L K が接続され、トランジスタ44のゲートにクロックバー信号端子/C L K が接続される。

[0062]

クロックドインバータ51は、入力がスタート信号端子SIに接続され、出力がインバータ52の入力に接続される。クロックドインバータ53は、入力がインバータ52の出力に接続され、出力がインバータ52の入力に接続される。クロックドインバータ54は、入力がインバータ52の出力に接続され、出力がイ

ンバータ55の入力に接続される。クロックドインバータ56は、入力がインバータ55の出力に接続され、出力がインバータ55の入力に接続される。上記のクロックドインバータ51,53及びインバータ52が奇数番目ユニットを構成し、クロックドインバータ54,56及びインバータ55が偶数番目ユニットを構成する。図の右側には、上記の奇数番目ユニットと偶数番目ユニットとが交互に水平方向に繰り返し接続される。

[0063]

論理積(AND)回路57は、インバータ52の出力とインバータ55の出力との論理積をとって、第1の出力線GL1に出力する。論理積回路58は、インバータ55の出力と後段のインバータの出力との論理積をとって、第2の出力線GL2に出力する。

[0064]

図5(B)は、図5(A)の走査ドライバ4 aの動作を説明するためのタイミングチャートである。走査ドライバ4 aは、シフトレジスタと同様の機能を果たす。すなわち、スタート信号端子SIにスタート信号のパルスを入力すると、順次、第1の出力線GL1、第2の出力線GL2~第nの出力線GLnにパルスを出力する。

[0065]

図6は、上記の図1の判定手段5 a 及びその周辺部分の回路図である。走査ドライバ4 a は、上記の図5 (A)に示した走査ドライバ4 a の回路と同一である。 n チャネルMOSトランジスタ7 a は、図1のトランジスタ7 a に対応する。 n チャネルMOSトランジスタ8 a は、図1のトランジスタ8 a に対応する。 判定手段5 a は、図1の判定手段5 a に対応し、2つのインバータ61,62を直列に接続することにより構成され、線Loutより受け取った信号をH/Lに整形する機能を果たす。判定手段5 b 及びその周辺部分も、上記の判定手段5 a 及びその周辺部分の回路と同様である。

[0066]

図7は、上記の第1の実施形態による液晶表示装置(図1)の動作を示すタイミングチャートである。ここでは、図1に示したように、短絡ポイント10,1

1及び断線ポイント12の欠陥がある場合を例に説明する。

[0067]

検査入力端子Lin及びRinには、それぞれパルス状の検査信号が供給される。出力線GL1~GLn-1には、正常なパルスが順次出力される。すなわち、第1の出力線GL1にはタイミングT1でパルスが発生し、第2の出力線GL2にはタイミングT2でパルスが発生し、第3の出力線GL3にはタイミングT3でパルスが発生する。

[0068]

第nの出力線GLnは、短絡ポイント10でグランド線に短絡しているため、本来、パルスが発生すべきタイミングTnでパルスが発生せず、ローレベルに固定されている。

[0069]

同様に、出力線GR1, GR3~GRnには、正常なパルスが順次供給される。すなわち、第1の出力線GR1にはタイミングT1でパルスが発生し、第3の出力線GR3にはタイミングT3でパルスが発生し、第nの出力線GRnにはタイミングTnでパルスが発生する。

[0070]

第2の出力線GR2は、短絡ポイント11でグランド線に短絡しているため、本来、パルスが発生すべきタイミングT2でパルスが発生せず、ローレベルに固定されている。

[0071]

判定手段5aへの出力線Lout(図6)には、トランジスタ7aを介して検査入力端子Linの信号が伝達される。出力線GL1~GLn-1が正常であるので、タイミングT1~Tn-1では、検査入力端子Linの信号がそのまま出力線Lout上に現れる。しかし、出力線GLnがローレベルに固定されているために、タイミングTnでは、トランジスタ7aがオフし、出力線Loutがローベルになってしまう。

[0072]

同様に、判定手段5bへの出力線Routには、トランジスタ7bを介して検

査入力端子Rinの信号が伝達される。出力線GR1, GR3~GRnが正常であるので、タイミングT-1, T3~Tnでは、検査入力端子Rinの信号がそのまま出力線Rout上に現れる。しかし、出力線GR2がローレベルに固定されているために、タイミングT2では、トランジスタ7bがオフし、出力線Routがローベルになってしまう。

[0073]

その結果、第2の走査線L2, R2には、タイミングT2で、出力線GR2が 切断され、第1の走査ドライバ4 aの出力線GL2から走査信号が供給されてパ ルスが現れる。また、第nの走査線Ln, Rnには、タイミングTnで、出力線 GLnが切断され、第2の走査ドライバ4 bの出力線GRnから走査信号が供給 されてパルスが現れる。以上のようにして、欠陥ポイント10~12が自動修復 され、全ラインが正常に表示される。

[0074]

次に、検査入力端子Linの信号をハイレベルに固定せずに、各タイミング毎に短いローレベル期間を設けたパルスにしている理由を説明する。例えば、タイミングT1において、トランジスタ7aのゲートに接続される出力線GL1の選択期間が終了する直前のハイレベルの時に、検査入力端子Linの信号をローレベルにしている。この時、トランジスタ7aはオンし、入力端子Linの信号が判定手段5aへの出力線Loutに伝達され、ローレベルにリセットされる。これにより、判定手段5aの出力線Loutから不必要な電荷を放電させ、前の状態を消すことができる。仮に、入力端子Linの信号をハイレベルに固定すると、出力線Loutがリセットされずに、不安定な状態となる。すなわち、トランジスタ8aを一度オフさせないと、出力線GL1~GLnの判定の際に出力線GR1~GRnの影響が出てしまい、走査ドライバ4a,4bのどちらのドライバを判定しているのかわからなくなってしまう。以上の理由により、入力端子Lin及びRinの信号をパルス状にする必要がある。

[0075]

(第2の実施形態)

図8は、本発明の第2の実施形態による液晶表示装置の構成例を示すブロック

図である。第2の実施形態は、第1の実施形態におけるスイッチングトランジスタ-8-a, 8-b-の代わりに、nチャネルMOSトランジスタ14a, 14b、pチャネルMOSトランジスタ15a, 15b、及びインバータ13a, 13bを設けた点のみが第1の実施形態と異なる。

[0076]

まず、第1の走査ドライバ4a側の部分について説明する。nチャネルMOSトランジスタ14aとpチャネルMOSトランジスタ15aとで構成されるCMOSトランジスタがスイッチを構成する。トランジスタ14a及び15aのソース及びドレインは、一方が第1の走査ドライバ4aの出力線GL1~GLnに接続され、他方が表示領域2の走査線L1~Lnに接続される。nチャネルMOSトランジスタ14aのゲートには、判定手段5aの出力が接続される。pチャネルMOSトランジスタ15aのゲートには、判定手段5aの出力をインバータ13aで論理反転した信号が入力される。CMOSトランジスタ14a,15aが出力線GL1~GLnと走査線L1~Lnとの間を接続又は切断するスイッチング手段として機能する。

[0077]

同様に、第2の走査ドライバ4b側の部分においても、nチャネルMOSトランジスタ14b及びpチャネルMOSトランジスタ15bのソース及びドレインは、一方が第2の走査ドライバ4bの出力線GR1~GRnに接続され、他方が表示領域2の走査線R1~Rnに接続される。nチャネルMOSトランジスタ14bのゲートには、判定手段5bの出力が接続され、pチャネルMOSトランジスタ15bのゲートには、判定手段5bの出力をインバータ13bで論理反転した信号が入力される。CMOSトランジスタ14b,15bが出力線GR1~GRnと走査線R1~Rnとの間を接続又は切断するスイッチング手段として機能する。

[0078]

第2の実施形態では、CMOSトランジスタ14a, 15a及び14b, 15bでスイッチング手段を構成することにより、nチャネルMOSトランジスタ8a, 8bを用いる第1の実施形態に比べて、スイッチング速度を高速化すること

ができる。スイッチング速度を高速化することにより、表示領域2に走査信号を 所定のタイミングで確実に供給し、動作を安定化させることができる。

[0079]

(第3の実施形態)

図9は、本発明の第3の実施形態による液晶表示装置の構成例を示すブロック図である。第3の実施形態では、第1又は第2の走査ドライバ71a,71b内の出力線が電源線に短絡等して、その出力線がハイレベルに固定される欠陥が生じた場合に、その欠陥を検出し、自動的に修復することができる。

[0080]

ガラス基板1上には、表示領域2、第1のデータドライバ3 a、第2のデータドライバ3 b、第1の走査ドライバ71 a、第2の走査ドライバ71 bの他に、判定手段72 a, 72 b、NAND(否定論理積)回路73 a, 73 b、インバータ74 a, 74 b, 76 a, 76 b、nチャネルMOSトランジスタ75 a, 75 b, 77 a, 77 b、pチャネルMOSトランジスタ78 a, 78 bが一体化して形成される。

[0081]

表示領域2、第1及び第2のデータドライバ3 a, 3 bは、第1の実施形態(図1)と同じである。第1の走査ドライバ71 aは、第1の実施形態(図1)の第1の走査ドライバ4 aに対して、第0の出力線GL0及び第n+1の出力線GLn+1がダミーとして付加されたものである。出力線GL0及びGLn+1は、表示領域2には接続されないが、第1の走査ドライバ71 aの出力線GL0~GLn+1が電源線に短絡しているか否かを検出するために用いられる。同様に、第2の走査ドライバ71 bは、第1の実施形態(図1)の第2の走査ドライバ4 bに対して、第0の出力線GR0及び第n+1の出力線GRn+1がダミーとして付加されたものである。

[0082]

インバータ76a, 76b、nチャネルMOSトランジスタ77a, 77b及びpチャネルMOSトランジスタ78a, 78bは、第2の実施形態(図8)のインバータ13a, 13b、nチャネルMOSトランジスタ14a, 14b, p

チャネルMOSトランジスタ15a、15bに対応する。

----[0-0-8-3]-----

すなわち、MOSトランジスタ77a,78aのソース及びドレインは、第1の走査ドライバ71aの出力線GL1~GLn及び表示領域2の走査線L1~Lnに接続される。また、nチャネルMOSトランジスタ77aのゲートには、判定手段72aの出力が接続され、pチャネルMOSトランジスタ78aのゲートには、インバータ76aを介して判定手段72aの出力が接続される。

[0084]

また、MOSトランジスタ77b,78bのソース及びドレインは、第2の走査ドライバ71bの出力線GR1~GRn及び表示領域2の走査線R1~Rnに接続される。また、nチャネルMOSトランジスタ77bのゲートには、判定手段72bの出力が接続され、pチャネルMOSトランジスタ78bのゲートには、インバータ76bを介して判定手段72bの出力が接続される。

[0085]

NAND回路73aの入力には、第1の走査ドライバ71aの出力線GL0~GLn+1のうちのそれぞれ隣接する2本の出力線が接続され、その2本の出力線上の走査信号の否定論理積を出力する。インバータ74aは、NAND回路73aの出力を入力し、その論理反転信号を出力する。

[0086]

検査用 n チャネルMOSトランジスタ75 a は、第1の実施形態(図1)の検査用トランジスタ7 a に対応する。検査用トランジスタ75 a のゲートには、インバータ74 a の出力が接続される。検査用トランジスタ75 a のソース及びドレインの一方には、検査入力端子Linが接続され、他方には判断手段72 a の入力端子が接続される。

[0087]

検査入力端子Linには、検査信号を入力する。出力線GLO~GLn+1のうちのいずれかが選択されると、その選択状態に応じてトランジスタ75 aがオン又はオフする。トランジスタ75 aがオンすると、検査入力端子Linから入力された検査信号は判定手段72 aへ出力される。

[0088]

— 判定手段 7-2-a-は、上記の検査信号の入力に応じて、第1の走査ドライバ71 a の出力線 G L 0~G L n + 1 のうちの一又は複数の出力線が電源線に短絡して ハイレベルに固定されているか否かを判定し、ハイレベルに固定されている場合 にはローレベルを出力し、ハイレベルに固定されていない場合にはハイレベルを 出力する。

[0089]

判定手段72aがハイレベルを出力すると、トランジスタ77a,78aは、オンし、第1の走査ドライバ71aの出力線GL1~GLnと表示領域2の走査線L1~Lnとを接続する。これにより、表示領域2は、第1の走査ドライバ71aから走査信号を入力し、正常な表示を行うことができる。

[0090]

一方、判定手段72aがローレベルを出力すると、異常な出力線に対応するトランジスタ77a,78aがオフし、第1の走査ドライバ71aの出力線GL1~GLnのうち異常な出力線と表示領域2の走査線L1~Lnとの間を切断する。これにより、異常な走査信号を表示領域2に供給することを防止できる。

[0091]

以上、第1の走査ドライバ71a、NAND回路73a、インバータ74a,76a、トランジスタ75a,77a,78a及び第1の判定手段72aについて説明したが、第2の走査ドライバ71b、NAND回路73b、インバータ74b,76b、トランジスタ75b,77b,78b及び第2の判定手段72bについても同様である。

[0092]

図10は、上記の図9の判定手段72a及びその周辺部分の回路図である。判定手段72a及びその周辺部分の回路を説明するが、判定手段72b及びその周辺部分の回路もそれと同様である。走査ドライバ71aは、上記の図5(A)に示した走査ドライバ4aに対して、ダミー出力線GL0を出力するためのユニット回路AAが付加されており、ダミー出力線GLn+1を出力するためのユニット回路AAが付加されている。ユニット回路AAは、クロックドインバータ81,8

3、インバータ82及び論理積回路84を有し、これらは奇数番目ユニットとしてクロックドインバータ54,56、インバータ55、論理積回路58に対応するものである。クロックドインバータ81,53,54は、図4(B)において、クロックバー信号端子/CLKがトランジスタ41のゲートに接続され、クロック信号端子CLKがトランジスタ44のゲートに接続される。クロックドインバータ83,51,56は、図4(B)において、クロックバー信号端子/CLKがトランジスタ44のゲートに接続され、クロック信号端子CLKがトランジスタ41のゲートに接続される。

[0093]

論理積回路85aは、図9のNAND回路73a及びインバータ74aの組み合わせに対応する。nチャネルMOSトランジスタ75a, 77a、pチャネルMOSトランジスタ78a及びインバータ76aは、図9の同一の符号の素子に対応する。

[0094]

判定手段72aは、D型フリップフロップ87、インバータ88、NAND回路89、pチャネルMOSトランジスタ90及びnチャネルMOSトランジスタ86、92を有する。D型フリップフロップ87は、クロック端子CKに、信号線OHを介してnチャネルMOSトランジスタ75aのソースが接続され、入力端子DFに、自己の反転出力端子/Qが接続される。nチャネルMOSトランジスタ86は、ゲートにリセット端子RSが接続され、ドレインに上記の入力端子DFが接続され、ソースにグランド端子が接続される。

[0095]

インバータ88は、入力が信号線OHに接続され、その入力信号の論理反転信号を出力する。NAND回路89は、一方の入力信号線Aにインバータ88の出力が接続され、他方の入力信号線BにD型フリップフロップ87の出力端子Qが接続される。pチャネルMOSトランジスタ90は、ゲートに端子SSが接続され、ソースにNAND回路89の出力が接続され、ドレインにインバータ76aの入力が接続され、ドレインにインバータ76aが接続され、ドレインにインバータ76aの入力が接続され、ドレインにインバータ76aの入力が接続され、ソースにグランド

端子が接続される。

___(-0-0-9-6-) - - - - - - -

図11は、第3の実施形態による液晶表示装置の動作を示すタイミングチャートであり、液晶表示装置に欠陥がない場合を例に説明する。図11及び図12では、第1の走査ドライバ71a側のタイミングを示すが、第2の走査ドライバ71b側のタイミングも同様である。

[0097]

検査入力端子Lin及びRinには、第1の実施形態(図7)と同様に、パルス状の検査信号が供給される。出力線GL0~GLn+1, GR0~GRn+1には、正常なパルス状の走査信号が順次出力される。

[0098]

信号線H1(図10)の信号は、出力線GL1の信号と出力線GL2の信号との論理積の信号になるので、ローレベルを保持する。信号線H2(図10)の信号は、出力線GL2の信号と出力線GL3の信号との論理積の信号になるので、ローレベルを保持する。信号線H1、H2等がローレベルを保持すると、すべてのnチャネルMOSトランジスタ75aがオフし、信号線OHはローレベルを保持する。

[0099]

リセット端子RSには、走査信号のスタートタイミングよりも前にパルス状のリセット信号が供給される。D型フリップフロップ87のクロック端子CKは、信号線OHに接続されているので、信号線OHと同じくローレベルを保持する。D型フリップフロップ87の入力端子DFは、リセット端子RSにリセット信号が入力されることにより、ローレベルを保持する。

[0100]

入力信号線Aは、信号線OHの反転信号となるので、ハイレベルを保持する。 入力信号線Bは、D型フリップフロップ87の出力端子Qに接続されているので 、ローレベルを保持する。信号線Cは、信号線Aの信号と信号線Bの信号との否 定論理積の信号レベルになるので、ハイレベルを保持する。

[0101]

端子SSには、パルス信号が供給される。インバータ76aの入力線Eは、端子SSの信号がハイレベルのときにはローレベルになり、端子SSの信号がローレベルのときには信号線Cの信号と同じ信号レベルになる。インバータ76aの出力線Fは、入力線Eの信号の反転信号レベルになる。

[0102]

走査線L1は、信号線Eがハイレベルのとき(すなわち信号線Fがローレベルのとき)に出力線GL1と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになる。同様に、走査線L2は、信号線Eがハイレベルのときに出力線GL2と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになる。

[0103]

その結果、走査線L1~Lnには、出力線GL1~GLn上の走査信号が順次パルスとして正常に供給される。同様に、走査線R1~Rnには、出力線GR1~GRn上の走査信号が順次パルスとして正常に供給される。

[0104]

図12は、第3の実施形態による液晶表示装置において、走査ドライバ71 a の出力線GL2が電源線に短絡してハイレベルに固定された場合の動作を示すタイミングチャートである。

[0105]

検査入力端子Lin及びRinには、パルス状の検査信号が供給される。出力線GL2のみがハイレベルに固定され、それ以外の出力線GL0,GL1,GL3~GLn+1は、正常なパルス状の走査信号を順次出力する。

[0106]

信号線H1の信号は、出力線GL1の信号と出力線GL2の信号との論理積の信号になるので、タイミングT1でパルスが現れる。信号線H2の信号は、出力線GL2の信号と出力線GL3の信号との論理積の信号になるので、タイミングT3でパルスが現れる。

[0107]

信号線OHは、信号線H1又はH2の信号がハイレベルになったときに検査入

力端子Linの信号と同じ信号レベルになり、それ以外ではローレベルになる。

その結果、信号線OHは、タイミングT1及びT3でのみパルスが現れ、それ以外ではローレベルを保持する。端子RS及びSSの信号は、図11に示したものと同じである。

[0108]

D型フリップフロップ87のクロック端子CKは、信号線OHの信号レベルと同じになる。D型フリップフロップ87の入力端子DFは、タイミングT3で、クロック端子CKの信号の2回目の立上がりに応じて、ローレベルからハイレベルに変わる。

[0109]

入力信号線Aには、信号線OHの信号の反転信号が供給される。入力信号線Bは、D型フリップフロップ87のクロック端子CKの立上がりに応じて、信号レベルが反転する。すなわち、タイミングT1でローレベルからハイレベルに変化し、タイミングT3でハイレベルからローレベルに変化する。信号線Cは、信号線Aの信号と信号線Bの信号との否定論理積の信号レベルになる。

[0110]

インバータ76aの入力線Eは、端子SSの信号がハイレベルのときにはローレベルになり、端子SSの信号がローレベルのときには信号線Cの信号と同じ信号レベルになる。インバータ76aの出力線Fは、入力線Eの信号の反転信号レベルになる。

[0111]

走査線L1は、信号線Eがハイレベルのときに出力線GL1と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになる。同様に、走査線L2は、信号線Eがハイレベルのときに出力線GL2と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになる。

[0112]

その結果、走査線L1では、図11の場合と同様に、タイミングT1でパルスが現れる。しかし、走査線L2では、出力線GL2が電源線に短絡されているために、本来パルスが現れるべきタイミングT2でパルスが現れない。その代わり

[0113]

(第4の実施形態)

本発明の第4の実施形態による液晶表示装置は、第3の実施形態(図9)に対して判定手段72a,72bの構成のみが異なる。第4の実施形態によれば、第1又は第2の走査ドライバ71a,71bの隣接(連続)する2本以上の出力線が電源線に短絡等して、それらの出力線がハイレベルに固定される欠陥が生じた場合に、その欠陥を検出し、自動的に修復することができる。この際、第1の走査ドライバ71aの隣接する2本以上の出力線が電源線に短絡しているときには、第1の走査ドライバ71bの出力線から表示領域2に走査信号を供給する。一方、第2の走査ドライバ71bの隣接する2本以上の出力線が電源線に短絡しているときには、第2の走査ドライバ71bの隣接する2本以上の出力線が電源線に短絡しているときには、第2の走査ドライバ71bの降接する2本以上の出力線が電源線に短絡しているときには、第2の走査ドライバ71aの出力線から表示領域2に走査信号を供給する。

[0114]

図13は、第4の実施形態による判定手段72a及びその周辺部分の回路図である。判定手段72a及びその周辺部分の回路を説明するが、判定手段72b及びその周辺部分もそれと同様である。判定手段72aは、第3の実施形態による判定手段72a(図10)に対して、N進カウンタ133、nチャネルMOSトランジスタ132、ラッチ回路134、インバータ135及び論理積(AND)回路136を付加したものである。

[0115]

N進力ウンタ133は、入力端子NCKが信号線OHに接続され、リセット端子NRがnチャネルMOSトランジスタ132のドレインに接続され、N個のパルスをカウントすると出力端子NQからハイレベルを出力する。nチャネルMOSトランジスタ132は、ソースがグランド端子に接続され、ゲートがリセット端子RSに接続される。

[0116]

例えば、液晶表示装置の表示領域の水平解像度が600の場合はN=600になる。N進カウンタ133は、1フレーム内でN個のパルスをカウントすると、その後に出力端子NQからハイレベルを出力し、1フレーム内のパルスがN個未満のときには、フレーム毎にリセットし、出力端子NQからローレベルを出力する。

[0117]

ラッチ回路134は、セット端子SがN進カウンタ133の出力端子NQに接続され、リセット端子Rがグランド端子に接続され、セット端子Sにハイレベルが入力されると出力端子Q0からハイレベルを出力する。インバータ135は、入力端子がラッチ回路134の出力端子Q0に接続され、その入力信号を反転した出力信号を信号線Nに出力する。

[0118]

NAND回路89は、第3の実施形態の判定手段72aのNAND回路89(図10)と同様に、出力端子が信号線Cに接続される。論理積回路136は、入力端子が信号線Cと信号線Nに接続され、それらの論理積を演算して出力信号を信号線Gに出力する。pチャネルMOSトランジスタ90は、ソースが信号線Gに接続され、ドレインが信号線Eに接続され、ゲートが端子SSに接続される。nチャネルMOSトランジスタ92は、ソースがグランド端子に接続され、ドレインが信号線Eに接続され、ゲートが端子SSに接続される。インバータ76aは、入力端子が信号線Eに接続され、その入力信号を反転した出力信号を信号線Fに出力する。nチャネルMOSトランジスタ77aのゲートには信号線Eが接続され、pチャネルMOSトランジスタ78aのゲートには信号線Fが接続される。

[0119]

図14は、第4の実施形態による液晶表示装置の動作を示すタイミングチャートであり、液晶表示装置に欠陥がない場合を例に説明する。図14~図16では、第1の走査ドライバ71a側のタイミングを示すが、第2の走査ドライバ71b側のタイミングも同様である。

[0120]

検査入力端子Linには、第3の実施形態(図11)と同様に、パルス状の検査信号が供給される。出力線GL0~GLn+1は、正常なパルス状の走査信号を順次出力する。

[0121]

信号線H1は、出力線GL1の信号と出力線GL2の信号との論理積の信号レベルになるので、ローレベルを保持する。信号線H2は、出力線GL2の信号と出力線GL3の信号との論理積の信号レベルになるので、ローレベルを保持する。すると、トランジスタ75aがすべてオフし、信号線OHもローレベルを保持する。

[0122]

リセット端子RS及び端子SSに入力される信号は、第3の実施形態(図11)と同じである。D型フリップフロップ87のクロック端子CKは、信号線OHと同じ信号レベルであり、ローレベルを保持する。D型フリップフロップ87の入力端子DFは、リセット端子RSにリセット信号が入力されることにより、ローレベルを保持する。

[0123]

入力線Aは、信号線OHの信号の反転信号となるので、ハイレベルを保持する。入力信号線Bは、D型フリップフロップ87の出力端子Qに接続されているので、ローレベルを保持する。信号線Cは、信号線Aの信号と信号線Bの信号との否定論理積の信号レベルになるので、ハイレベルを保持する。

[0124]

N進カウンタ133の入力端子NCKに接続される信号線OHはローレベルを保持するので、その出力端子NQもローレベルを保持する。ラッチ回路134のセット端子Sに接続される上記の出力端子NQがローレベルを保持しているので、ラッチ回路134の出力端子Q0もローレベルを保持する。信号線Nは、出力端子Q0の信号の反転信号レベルになるので、ハイレベルを保持する。

[0125]

信号線Gは、信号線Nの信号と信号線Cの信号との論理積の信号レベルとなるので、ハイレベルを保持する。インバータ76aの入力線Eは、端子SSの信号

がハイレベルのときにはローレベルになり、端子SSの信号がローレベルのとき には信号線Gの信号と同じ信号レベルになる。インバータ76aの出力線Fは、 入力線Eの信号の反転信号レベルになる。

[0126]

走査線L1は、信号線Eがハイレベルのときに出力線GL1と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになるので、タイミングT1でパルスが現れる。同様に、走査線L2は、信号線Eがハイレベルのときに出力線GL2と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになるので、タイミングT2でパルスが現れる。

[0127]

その結果、走査線L1~Lnには、出力線GL1~GLn上の走査信号が正常に供給される。同様に、走査線R1~Rnには、出力線GR1~GRn上の走査信号が正常に供給される。

[0128]

図15は、第4の実施形態による液晶表示装置において、走査ドライバ71aの出力線GL2が電源線に短絡してハイレベルに固定された場合の動作を示すタイミングチャートである。

[0129]

検査入力端子Linには、パルス状の検査信号が供給される。出力線GL2の みがハイレベルに固定され、それ以外の出力線GL0,GL1,GL3~GLn +1は、正常なパルス状の走査信号を順次出力する。

[0130]

信号線H1は、出力線GL1の信号と出力線GL2の信号との論理積の信号レベルになり、タイミングT1でパルスが現れる。信号線H2は、出力線GL2の信号と出力線GL3の信号との論理積の信号レベルになり、タイミングT3でパルスが現れる。

[0131]

信号線OHは、信号線H1又はH2の信号がハイレベルになったときに検査入力端子Linの信号と同じ信号レベルになり、それ以外ではローレベルになる。

その結果、信号線〇Hは、タイミングT1及びT3でのみパルスが現れ、それ以外ではローレベルを保持する。端子R-S-及び-S-Sの信号は、図14に示したものと同じである。

[0132]

D型フリップフロップ87のクロック端子CKは、信号線OHの信号と同じ信号レベルになる。D型フリップフロップ87の入力端子DFは、タイミングT3で、クロック端子CKの信号の2回目の立上がりに応じて、ローレベルからハイレベルに変わる。

[0133]

入力線Aは、信号線OHの信号の反転信号レベルになる。入力線Bは、フリップフロップ87のクロック端子CKの信号の立上がりに応じて、信号レベルが反転する。すなわち、タイミングT1でローレベルからハイレベルに変化し、タイミングT3でハイレベルからローレベルに変化する。信号線Cは、信号線Aの信号と信号線Bの信号との否定論理積の信号レベルになる。

[0134]

N進力ウンタ(例えばN=600)133の入力端子NCKに接続される信号線OHは1フレーム当たり2個のパルスしか含まないので、N進力ウンタ133はフレーム毎にリセットを行い、その出力端子NQはローレベルを保持する。ラッチ回路134のセット端子Sに接続される上記の出力端子NQがローレベルを保持しているので、ラッチ回路134の出力端子Q0もローレベルを保持する。信号線Nは、出力端子Q0の信号の反転信号レベルになるので、ハイレベルを保持する。

[0135]

信号線Gは、信号線Nの信号と信号線Cの信号との論理積の信号レベルとなるので、信号線Cの信号と同じ信号レベルになる。インバータ76aの入力線Eは、端子SSの信号がハイレベルのときにはローレベルになり、端子SSの信号がローレベルのときには信号線Gの信号と同じ信号レベルになる。インバータ76aの出力線Fは、入力線Eの信号の反転信号レベルになる。

[0136]

走査線L1は、信号線Eがハイレベルのときには出力線GL1と同じ信号レベルになり、信号線Eがローレベルのときにはローレベルになる。同様に、走査線L2は、信号線Eがハイレベルのときには出力線GL2と同じ信号レベルになり、信号線Eがローレベルのときにはローレベルになる。

[0137]

その結果、走査線L1では、図14の場合と同様に、タイミングT1でパルスが現れる。しかし、走査線L2では、出力線GL2が電源線に短絡されているために切断され、本来パルスが現れるべきタイミングT2でパルスが現れない。その代わり、タイミングT2では、第2の走査ドライバ71bの出力線GR2から表示領域2の走査線R2に正常な走査信号が供給され、正常な表示が行われる。

[0138]

図16は、第4の実施形態による液晶表示装置において、走査ドライバ71aの隣接(連続)する出力線GL2及びGL3が電源線に短絡してハイレベルに固定された場合の動作を示すタイミングチャートである。

[0139]

検査入力端子Linには、パルス状の検査信号が供給される。出力線GL2及びGL3のみがハイレベルに固定され、それ以外の出力線GL0, GL1, GL4~GLn+1は、正常なパルス状の走査信号を順次出力する。

[0140]

信号線H1は、出力線GL1の信号と出力線GL2の信号との論理積の信号レベルになるので、タイミングT1でパルスが現れる。信号線H2は、出力線GL2の信号と出力線GL3の信号との論理積の信号レベルになるので、ハイレベルを保持する。

[0141]

信号線H2がハイレベルを保持するので、その信号線H2が接続されるトランジスタ75 aがオン状態を保持し、信号線OHは、検査入力端子Linの信号と同じ信号レベルになる。端子RS及びSSの信号は、図14に示したものと同じである。

[0142]

D型フリップフロップ87のクロック端子CKは、信号線OHの信号と同じ信号レベルになる。D型フリップフロップ87の入力端子DFは、クロック端子CKの信号の2回目以降の立上がりに応じて、信号レベルが反転する。

[0143]

入力線Aには、信号線OHの信号の反転信号が供給される。入力信号線Bは、 クロック端子CKの信号の立上がりに応じて信号レベルが反転する。信号線Cは 、信号線Aの信号と信号線Bの信号との否定論理積の信号レベルになる。

[0144]

表示領域2の水平解像度が600(n=600)の場合、N進カウンタ(N=600)133の入力端子NCKに接続される信号線OHは1フレーム当たり600個のパルスを含むので、N進カウンタ133はタイミングTnで600個目の信号線OHのパルスをカウントし、出力端子NQがローレベルからハイレベルに変化する。

[0145]

ラッチ回路134のセット端子Sには上記の出力端子NQが接続されているので、ラッチ回路134の出力端子Q0は、第1フレームでは信号141となり、第2フレーム以降では信号142となる。第1フレームの信号141は、タイミングTnで、N進力ウンタ133の出力端子NQの信号の立上がりに応じて、ローレベルからハイレベルに変化する。第2フレーム以降の信号142は、引き続きハイレベルを保持する。第2フレーム以降、信号線Nは、出力端子Q0の信号の反転信号レベルになるので、ローレベルを保持する。

[0146]

信号線Gは、信号線Nの信号と信号線Cの信号との論理積の信号レベルとなるので、ローレベルになる。インバータ76 aの入力線Eは、端子SSの信号がハイレベルのときにはローレベルになり、端子SSの信号がローレベルのときには信号線Gの信号と同じ信号レベルになる。その結果、入力線Eは、ローレベルを保持する。インバータ76 aの出力線Fは、入力線Eの信号の反転信号レベルになるので、ハイレベルを保持する。

[0147]

3 4

走査線L1は、信号線Eがハイレベルのときには出力線GL1と同じ信号レベルになり、信号線Eがローレベルのときにはローレベルになるので、本来パルスが現れるべきタイミングT1でパルスが現れずにローレベルを保持する。走査線L2は、信号線Eがハイレベルのときには出力線GL2と同じ信号レベルになり、信号線Eがローレベルのときにはローレベルになるので、本来パルスが現れるべきタイミングT2でパルスが現れずにローレベルを保持する。

[0148]

すなわち、第1の走査ドライバ71 aの全出力線GL1~GLnが表示領域2から切り離され、走査線L1~Lnには第1の走査ドライバ71 aからパルスが供給されない。その代わり、第2の走査ドライバ71 bから表示領域2の全走査線R1~Rnに正常な走査信号が供給され、正常な表示が行われる。

[0149]

第4の実施形態によれば、出力線GL2及びGL3のように、出力線GL0~GLn+1のうちの隣接する2本以上の出力線がハイレベルに固定された場合には、第1の走査ドライバ71aのすべての出力線GL1~GLnと表示領域2のすべての走査線L1~Lnとの間をスイッチングトランジスタにより切断する。その代わりに、第2の走査ドライバ71bが出力線GR1~GRnを介して表示領域2のすべての走査線R1~Rnに走査信号を供給する。これにより、液晶表示装置は、全ラインについて正常な表示を行うことができる。

[0150]

(第5の実施形態)

図17は、本発明の第5の実施形態による液晶表示装置の構成例を示すブロック図である。第5の実施形態は、第2の実施形態(図8)及び第3の実施形態(図9)を統合したものである。第5の実施形態では、第1又は第2の走査ドライバ71a,71b内の出力線がグランド線又は電源線に短絡又は開放等して、その出力線がローレベル又はハイレベルに固定される欠陥が生じた場合に、その欠陥を検出し、自動的に修復することができる。

[0151]

ガラス基板1、表示領域2、データドライバ3a, 3b、走査ドライバ71a

,71b、NAND回路73a,73b、インバータ74a,74b,76a,76b、MOSトランジスタ75a,75b,77a,77b,78a,78bは、第3の実施形態(図9)に示したものと同じである。検査用nチャネルMOSトランジスタ93a,93bは、第2の実施形態(図8)の検査用nチャネルMOSトランジスタ7a,7bに対応する。

[0152]

判定手段94aは、nチャネルMOSトランジスタ75aのソース及びnチャネルMOSトランジスタ93aのソースから信号を入力し、nチャネルMOSトランジスタ77aのゲート及びインバータ76aの入力端子に出力する。判定手段94bも、判定手段94aと同様の構成を有する。

[0153]

図18は、上記の図17の判定手段94a及びその周辺部分の回路図である。 判定手段94a及びその周辺部分の回路を説明するが、判定手段94b及びその 周辺部分の回路もそれと同様である。走査ドライバ71aは、第3の実施形態(図10)に示したものと同じである。

[0154]

論理積回路85 aは、図17のNAND回路73 a及びインバータ74 aの組み合わせに対応する。その他の符号で示す素子は、図17に示す同一符号の素子と同一のものである。

[0155]

判定手段94 a は、第3の実施形態(図10)に示した判定手段72 a に対して、論理積回路95を付加したものである。論理積回路95は、一方の入力線CがNAND回路89の出力に接続され、他方の入力線Dが信号線OLを介してnチャネルMOSトランジスタ93 a のソースに接続される。論理積回路95の出力は、pチャネルMOSトランジスタ90のソースに接続される。nチャネルMOSトランジスタ92は、第3の実施形態(図10)と同様に接続される。

[0156]

図19は、第5の実施形態による液晶表示装置において、液晶表示装置に欠陥がない場合の動作を示すタイミングチャートである。図19~図21では、第1

3 6

[0157]

検査入力端子Lin及びRinには、第1の実施形態(図7)と同様に、パルス状の検査信号が供給される。出力線GL0~GLn+1, GR0~GRn+1は、正常なパルス状の走査信号を順次出力する。

[0158]

信号線H1は、出力線GL1の信号と出力線GL2の信号との論理積の信号レベルとなるので、ローレベルを保持する。信号線H2は、出力線GL2の信号と出力線GL3の信号との論理積の信号レベルとなるので、ローレベルを保持する。信号線H1, H2等がローレベルを保持するので、トランジスタ75aのすべてがオフになり、信号線OHはローレベルを保持する。

[0159]

出力線GL1, GL2, GL3等のパルスに応じてトランジスタ93 aがオンするので、トランジスタ93 aのソースに接続されている信号線OLには、検査入力端子Linの信号と同一の信号が現れる。端子RS及びSSには、第3の実施形態(図11)と同じ信号が供給される。

[0160]

D型フリップフロップ87のクロック端子CKは、信号線OHの信号と同じ信号レベルになり、ローレベルを保持する。D型フリップフロップ87の入力端子DFは、リセット端子RSにリセット信号が入力されることにより、ローレベルを保持する。

[0161]

入力線Aは、信号線OHの信号の反転信号レベルとなるので、ハイレベルを保持する。入力線Bは、D型フリップフロップ87の出力端子Qに接続されているので、ローレベルを保持する。

[0162]

信号線Cは、信号線Aの信号と信号線Bの信号との否定論理積の信号レベルになるので、ハイレベルを保持する。信号線Dは、上記の信号線OLの信号と同じ

信号レベルである。信号線Gは、信号線Cの信号と信号線Dの信号との論理積の信号であるので、信号線Dの信号レベルと同じになる。インバータ76aの入力線Eは、端子SSの信号がハイレベルのときにはローレベルになり、端子SSの信号がローレベルのときには信号線Gの信号と同じ信号レベルになる。インバータ76aの出力線Fは、入力線Eの信号の反転信号レベルになる。

[0163]

走査線L1は、信号線Eがハイレベルのときに出力線GL1と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになるので、タイミングT1でパルスが現れる。走査線L2は、信号線Eがハイレベルのときに出力線GL2と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになるので、タイミングT2でパルスが現れる。

[0164]

その結果、走査線L1~Lnには、出力線GL1~GLn上の走査信号が正常に供給される。同様に、走査線R1~Rnには、出力線GR1~GRn上の走査信号が正常に供給される。

[0165]

図20は、第5の実施形態による液晶表示装置において、走査ドライバ71 a の出力線GL2がグランド線に短絡してローレベルに固定された場合又は断線によって開放となった場合の動作を示すタイミングチャートである。

[0166]

検査入力端子Linには、パルス状の検査信号が供給される。出力線GL2の みがローレベルに固定され、それ以外の出力線GL0,GL1,GL3~GLn +1は、正常なパルス状の走査信号を順次出力する。

[0167]

信号線H1は、出力線GL1の信号と出力線GL2の信号との論理積の信号レベルとなるので、ローレベルを保持する。信号線H2は、出力線GL2の信号と出力線GL3の信号との論理積の信号レベルとなるので、ローレベルを保持する。信号線H1, H2等がローレベルを保持するので、トランジスタ75 aのすべてがオフになり、信号線OHはローレベルを保持する。

[0168]

信号線OLは、出力線GL1, GL2又はGL3等がハイレベルのときに、検査入力端子Linの信号レベルと同じになる。その結果、信号線OLは、タイミングT2でローレベルを保持し、それ以外のタイミングT1, T3~Tnではパルスが現れる。端子RS及びSSの信号は、図19に示したものと同じである。

[0169]

D型フリップフロップ87のクロック端子CKは、信号線OHの信号と同一の信号レベルになるので、ローレベルを保持する。D型フリップフロップ87の入力端子DFは、リセット端子RSのリセット信号に応じて、ローレベルを保持する。

[0170]

入力線Aは、信号線OHの信号の反転信号レベルになるので、ハイレベルを保持する。入力線Bは、フリップフロップ87の出力端子Qに接続されているので、ローレベルを保持する。論理積回路95の一方の入力線Cは、信号線Aの信号と信号線Bの信号との否定論理積の信号レベルになるので、ハイレベルを保持する。その他方の入力線Dは、信号線OLの信号と同じ信号レベルである。信号線Gは、入力線Cの信号と入力線Dの信号との論理積の信号になるので、入力線Dの信号レベルと同じになる。

[0171]

インバータ76aの入力線Eは、端子SSの信号がハイレベルのときにはローレベルになり、端子SSの信号がローレベルのときには信号線Gの信号と同じ信号レベルになる。インバータ76aの出力線Fは、入力線Eの信号の反転信号レベルになる。

[0172]

走査線L1は、信号線Eがハイレベルのときに出力線GL1と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになるので、タイミングT1でパルスが現れる。走査線L2は、信号線Eがハイレベルのときに出力線GL2と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになるが、本来パルスが現れるべきタイミングT2でパルスが現れない。

[0173]

その結果、走査線L1,L3~Lnには、出力線GL1,GL3~GLn上の正常な走査信号が供給される。しかし、走査線L2では、出力線GL2がグランド線に短絡されているために、本来パルスが現れるべきタイミングT2でパルスが現れない。その代わり、タイミングT2では、第2の走査ドライバ71bから表示領域2の走査線R2に正常な走査信号が供給され、正常な表示が行われる。

[0174]

図21は、第5の実施形態による液晶表示装置において、走査ドライバ71 a の出力線GL2が電源線に短絡してハイレベルに固定された場合の動作を示すタイミングチャートである。

[0175]

検査入力端子Linには、パルス状の検査信号が供給される。出力線GL2の みがハイレベルに固定され、それ以外の出力線GL0,GL1,GL3~GLn +1は、正常なパルス状の走査信号を順次出力する。

[0176]

信号線H1は、出力線GL1の信号と出力線GL2の信号との論理積の信号レベルとなるので、タイミングT1でパルスが現れる。信号線H2は、出力線GL2の信号と出力線GL3の信号との論理積の信号レベルとなるので、タイミングT3でパルスが現れる。信号線OHは、信号線H1又はH2がハイレベルになったときに、検査入力端子Linの信号と同じ信号レベルになる。その結果、信号線OHは、タイミングT1及びT3でパルスが現れる。出力線GL2がハイレベルに固定されているため、トランジスタ93aがオン状態を保持し、信号線OLには、検査入力端子Linの信号と同じ信号が現れる。端子RS及びSSの信号は、図19に示したものと同じである。

[0177]

D型フリップフロップ87のクロック端子CKは、信号線OHの信号と同じ信号レベルになる。D型フリップフロップ87の入力端子DFは、タイミングT3で、クロック端子CKの信号の2回目の立上がりに応じて、ローレベルからハイレベルに変わる。

[0178]

入力線Aには、信号線OHの信号の反転信号が供給される。入力線Bは、フリップフロップ87のクロック端子CKの信号の立上がりに応じて信号レベルが反転するため、タイミングT1でローレベルからハイレベルに変化し、タイミングT3でハイレベルからローレベルに変化する。

[0179]

論理積回路95の一方の入力線Cは、信号線Aの信号と信号線Bの信号との否定論理積の信号レベルになるので、タイミングT2の期間ではローレベルを保持する。その他方の入力線Dは、信号線OLの信号と同じ信号レベルである。信号線Gは、入力線Cの信号と入力線Dの信号との論理積の信号レベルになる。

[0180]

インバータ76aの入力線Eは、端子SSの信号がハイレベルのときにはローレベルになり、端子SSの信号がローレベルのときには信号線Gの信号と同じ信号レベルになる。インバータ76aの出力線Fは、入力線Eの信号の反転信号レベルになる。

[0181]

走査線L1は、信号線Eがハイレベルのときに出力線GL1と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになる。同様に、走査線L2は、信号線Eがハイレベルのときに出力線GL2と同じ信号レベルになり、信号線Eがローレベルのときにローレベルになる。その結果、走査線L1では、タイミングT1でパルスが現れる。しかし、走査線L2では、出力線GL2が電源線に短絡されているために、本来パルスが現れるべきタイミングT2でパルスが現れない。その代わり、タイミングT2では、第2の走査ドライバ71bの出力線GR2から表示領域2の走査線R2に正常な走査信号が供給され、正常な表示が行われる。

[0182]

第5の実施形態によれば、第1又は第2の走査ドライバ71a, 71bの出力 線がグランド線に短絡等してローレベルに固定された欠陥が生じたとしても、出 力線が電源線に短絡等してハイレベルに固定された欠陥が生じたとしても、いず れの欠陥であってもそれらの欠陥を検出し、自動的に修復することができる。こ れにより、液晶表示装置は、全ラインについて正常な表示を行うことができる。

[0183]

なお、第5の実施形態による液晶表示装置(図17)に、第4の実施形態による液晶表示装置の判定手段72a(図13)を適用してもよい。その場合、例えば、第1の走査ドライバ71aの出力線のうちの隣接する2本以上の出力線がハイレベル又はローレベルに固定された場合に、第1の走査ドライバ71aのすべての出力線GL1~GLnと表示領域2のすべての走査線L1~Lnとの間をスイッチングトランジスタにより切断し、第2の走査ドライバ71bから表示領域2のすべての走査線R1~Rnに走査信号を供給することができる。

[0184]

以上のように、第1及び第2の実施形態によれば、走査ドライバの出力線がグランド線に短絡等してローレベルに固定された場合又は断線等により開放になった場合に、その固定又は開放された出力線を検出し、自動的に修復することができる。第3及び第4の実施形態によれば、走査ドライバの出力線が電源線に短絡等してハイレベルに固定された場合に、その固定された出力線を検出し、自動的に修復することができる。第5の実施形態によれば、走査ドライバの出力線がグランド線又は電源線に短絡等してローレベル又はハイレベルに固定された場合又は断線等により開放された場合に、その固定又は開放された出力線を検出し、自動的に修復することができる。

[0185]

第4の実施形態によれば、スイッチングトランジスタは、判定手段により、第1の走査ドライバの隣接する2以上の出力線の電位が固定されていると判定されたときには、第1の走査ドライバのすべての出力線と表示領域のすべての走査線との間の接続を切断し、第2の走査ドライバから表示領域にすべての走査信号を供給することができる。また、第2の走査ドライバの隣接する2以上の出力線の電位が固定されていると判定されたときには、第2の走査ドライバのすべての出力線と表示領域のすべての走査線との間の接続を切断し、第1の走査ドライバから表示領域にすべての走査信号を供給することができる。これにより、液晶表示

装置は、正常な表示を行うことができる。

[0186]

第1~第5の実施形態によれば、第1又は第2の走査ドライバの出力線の電位 が固定されているときには、該固定されている出力線と表示領域の走査線との間 の接続のみを切断することが可能になる。例えば、第1の走査ドライバの出力線 と表示領域の走査線との間の接続が切断されたときには、表示領域の走査線には 第2の走査ドライバの出力線から正常な走査信号が供給される。第1又は第2の 走査ドライバのすべての出力線と表示領域のすべての走査線との間の接続を切断 するのではなく、電位が固定されている出力線と表示領域の走査線との間の接続 のみを切断することができるので、第1又は第2の走査ドライバの正常な出力線 と表示領域の走査線との間は接続され、正常な表示を行うことができる。また、 第1の走査ドライバと第2の走査ドライバとで、個別に出力線の電位が固定され ているか否かを判定し、必要に応じて個別に出力線と走査線との間の接続を切断 するので、図25及び図26に示した様な欠陥であっても修復することができる 。すなわち、第1又は第2の走査ドライバと表示領域の両方に欠陥がある場合や 、第1及び第2の走査ドライバと表示領域とに欠陥がある場合等のように、複数 箇所に欠陥がある場合でも、確実に欠陥を検出して自動的に修復することが可能 になり、正常な表示を行うことができる。

[0187]

また、上記の自動修復が可能であるので、液晶表示装置の歩留まりを上げることができ、生産性を向上し、液晶表示装置の価格を下げることができる。

[0188]

なお、第1及び第2の走査ドライバの走査信号の良否を判定し、その判定結果 に応じて出力線と走査線との間の接続を切断する場合を説明したが、同様の構成 を第1及び第2のデータドライバに適用してもよい。すなわち、第1及び第2の データドライバは同じデータ信号を表示領域に供給し、第1及び第2のデータド ライバのデータ信号の良否を判定し、その判定結果に応じてデータドライバと表 示領域との間のデータ線の接続を切断してもよい。

[0189]

上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を 示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されて はならないものである。すなわち、本発明はその技術思想、またはその主要な特 徴から逸脱することなく、様々な形で実施することができる。

[0190]

本発明の様々な形態をまとめると、以下のようになる。

(付記1)複数の走査線を有する表示部と、

前記表示部の走査線に走査信号を供給するための出力線を有する走査ドライバ と、

前記走査ドライバから供給される前記走査信号の良否を判定し、該判定結果を 出力する判定手段と、

前記判定手段により、不良と判定された走査信号を供給する出力線と前記表示 部の走査線との間の接続を切断するスイッチング手段と

を備えたことを特徴とする表示装置。

[0191]

(付記2)前記判定手段は、前記走査ドライバの出力線のうちの一又は複数の出力線の電位がグランド電位に固定されているか否かを判定し、

前記スイッチング手段は、前記判定手段により、前記走査ドライバの出力線の うちの一又は複数の出力線の電位がグランド電位に固定されていると判定された ときには、該固定されている電位の出力線と前記表示部の走査線との間の接続を 切断することを特徴とする付記1記載の表示装置。

[0192]

(付記3)前記判定手段は、前記走査ドライバの出力線のうちの一又は複数の出力線の電位が電源電位に固定されているか否かを判定し、

前記スイッチング手段は、前記判定手段により、前記走査ドライバの出力線の うちの一又は複数の出力線の電位が電源電位に固定されていると判定されたとき には、該固定されている電位の出力線と前記表示部の走査線との間の接続を切断 することを特徴とする付記1記載の表示装置。

[0193]

(付記4)前記判定手段は、前記走査ドライバの出力線のうちの一又は複数の出力線が開放されているか否かを判定し、

前記スイッチング手段は、前記判定手段により、前記走査ドライバの出力線の うちの一又は複数の出力線が開放されていると判定されたときには、該開放され ている電位の出力線と前記表示部の走査線との間の接続を切断することを特徴と する付記1記載の表示装置。

[0194]

(付記5)前記スイッチング手段は、前記判定手段により、前記走査ドライバの 隣接する2以上の出力線の走査信号が不良と判定されたときには、前記走査ドラ イバのすべての出力線と前記表示部のすべての走査線との間の接続を切断するこ とを特徴とする付記1記載の表示装置。

[0195]

(付記6)前記判定手段は、ゲート、ソース及びドレインを含む検査用トランジスタであって前記走査ドライバの出力線上の走査信号に応じた信号が該ゲートに供給される検査用トランジスタと、前記検査用トランジスタのゲートに供給される信号に応じて前記検査用トランジスタのソース及びドレイン間に検査信号が伝達されるか否かを調べることにより、前記走査ドライバの出力線の走査信号が不良か否かを判定する判定部とを有することを特徴とする付記1記載の表示装置。

[0196]

(付記7)前記検査用トランジスタのゲートには、前記走査ドライバの出力線が接続されることを特徴とする付記6記載の表示装置。

[0197]

(付記8)前記判定手段は、前記走査ドライバの隣接する2つの出力線上の走査信号の論理積を演算する論理積回路をさらに含み、前記検査用トランジスタのゲートには、前記論理積回路の出力が接続されることを特徴とする付記6記載の表示装置。

[0198]

(付記9)前記スイッチング手段は、前記走査ドライバの出力線と前記表示部の 走査線との間の接続を切断するためのトランジスタを含むことを特徴とする付記 6 記載の表示装置。

[0199]

(付記10)前記スイッチング手段は、前記出力線と前記走査線との間の接続を 切断するためのnチャネルMOSトランジスタ及びpチャネルMOSトランジス タからなるCMOSトランジスタを含むことを特徴とする付記9記載の表示装置

[0200]

(付記11)前記nチャネルMOSトランジスタのゲートには、前記判定手段の出力が供給され、前記pチャネルMOSトランジスタのゲートには、前記判定手段の出力の論理反転信号が供給され、前記nチャネル及びpチャネルMOSトランジスタのソース及びドレインには、前記走査ドライバの出力線及び前記表示部の走査線が接続されることを特徴とする付記10記載の表示装置。

[0201]

(付記12)前記表示部、前記走査ドライバ、前記判定手段、並びに前記スイッチング手段は、同一基板上に一体化して形成されることを特徴とする付記9記載の表示装置。

[0202]

(付記13)前記基板は、ガラス基板であることを特徴とする付記12記載の表示装置。

[0203]

(付記14)前記表示部はトランジスタを含み、該表示部内のトランジスタ、前記判定手段内の検査用トランジスタ及び前記スイッチング手段内のトランジスタは、ポリシリコン薄膜トランジスタであることを特徴とする付記13記載の表示装置。

[0204]

(付記15) 前記表示部は、複数の走査線及び複数のデータ線を有し、

前記表示部のデータ線に接続され、前記表示部にデータ信号を供給するための 第1及び第2のデータドライバをさらに備えたことを特徴とする付記1記載の表 示装置。 [0205]

(付記16)前記第1及び/又は第2のデータドライバから供給される前記データ信号の良否を判定し、該判定結果を出力するデータ信号判定手段と、

前記データ信号判定手段により不良と判定されたデータ信号を供給するデータ 線と前記表示部のデータ線との間の接続を切断するデータ線スイッチング手段と をさらに備えたことを特徴とする付記15記載の表示装置。

[0206]

(付記17) 前記表示部は、複数の走査線及び複数のデータ線を有し、

前記表示部のデータ線に接続され、前記表示部にデータ信号を供給するための データドライバをさらに備えたことを特徴とする付記1記載の表示装置。

[0207]

(付記18) 前記データドライバは、前記表示部の一部のデータ線にデータ信号を供給する第1のデータドライバ部と、前記表示部の残りのデータ線にデータ信号を供給する第2のデータドライバ部とを含むことを特徴とする付記17記載の表示装置。

[0208]

- (付記19)複数の走査線を有する表示部と、前記表示部の走査線に走査信号を 供給するための出力線を有する走査ドライバとを備えた表示装置の駆動方法であって、
- (a) 前記走査ドライバから供給される前記走査信号の良否を判定するステップと、
- (b) 前記走査信号が不良と判定された走査信号を供給する出力線と前記表示 部の走査線との間の接続を切断するステップと

を備えたことを特徴とする表示装置の駆動方法。

[0209]

【発明の効果】

以上説明したように本発明によれば、走査ドライバに欠陥がある場合や、走査ドライバと表示部に欠陥がある場合等のように複数箇所に欠陥がある場合でも、 自動的に修復することが可能になり、正常な表示を行うことができる。また、表 示装置の自動修復が可能であるので、表示装置の歩留まりを上げることができ、 生産性を向上し、表示装置の価格を下げることができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態による液晶表示装置の構成例を示すブロック図である

【図2】

表示領域の構成を示す回路図である。

【図3】

データドライバの構成を示す回路図である。

【図4】

図4 (A) はクロックドインバータを示す図であり、図4 (B) はクロックドインバータの構成を示す回路図である。

【図5】

図5(A)は走査ドライバの構成を示す回路図であり、図5(B)は走査ドライバの動作を示すタイミングチャートである。

【図6】

第1の実施形態による判定手段及びその周辺部分の回路図である。

【図7】

第1の実施形態による液晶表示装置の動作を示すタイミングチャートである。

【図8】

本発明の第2の実施形態による液晶表示装置の構成例を示すブロック図である

【図9】

本発明の第3の実施形態による液晶表示装置の構成例を示すブロック図である

【図10】

第3の実施形態による判定手段及びその周辺部分の回路図である。

【図11】

第3の実施形態による液晶表示装置が正常な場合の動作を示すタイミングチャートである。

【図12】

第3の実施形態による液晶表示装置の走査ドライバ内の走査線がハイレベルに 固定された場合の動作を示すタイミングチャートである。

【図13】

本発明の第4の実施形態による液晶表示装置の判定手段及びその周辺部分の回 路図である。

【図14】

第4の実施形態による液晶表示装置が正常な場合の動作を示すタイミングチャートである。

【図15】

第4の実施形態による液晶表示装置の走査ドライバ内の走査線がハイレベルに 固定された場合の動作を示すタイミングチャートである。

【図16】

第4の実施形態による液晶表示装置の走査ドライバ内の隣接する2本の走査線 がハイレベルに固定された場合の動作を示すタイミングチャートである。

【図17】

本発明の第5の実施形態による液晶表示装置の構成例を示すブロック図である

【図18】

第5の実施形態による判定手段及びその周辺部分の回路図である。

【図19】

第5の実施形態による液晶表示装置が正常な場合の動作を示すタイミングチャートである。

【図20】

第5の実施形態による液晶表示装置の走査ドライバ内の走査線がローレベルに 固定された場合の動作を示すタイミングチャートである。

【図21】

第5の実施形態による液晶表示装置の走査ドライバ内の走査線がハイレベルに 固定された場合の動作を示すタイミングチャートである。

【図22】

第1の従来例による液晶表示装置の表示領域に欠陥がある場合を示す図である

【図23】

第1の従来例による液晶表示装置の走査ドライバに欠陥がある場合を示す図で ある。

【図24】

第2の従来例による液晶表示装置の走査ドライバに欠陥がある場合を示す図である。

【図25】

第2の従来例による液晶表示装置の表示領域及び走査ドライバに欠陥がある場合を示す図である。

【図26】

第2の従来例による液晶表示装置の表示領域並びに第1及び第2の走査ドライバに欠陥がある場合を示す図である。

【図27】

第3の従来例による液晶表示装置の構成を示すブロック図である。

【符号の説明】

- 1 ガラス基板
- 2,100 表示領域(表示部)
- 3 a, 3 b, 102 a, 102 b データドライバ
- 4a, 4b, 71a, 71b, 101a, 101b 走査ドライバ
- 5a, 5b, 72a, 72b, 94a, 94b 判定手段
- 7a, 7b, 8a, 8b, 14a, 14b, 21, 34, 43, 44, 75a
- , 75b, 77a, 77b, 86, 92, 93a, 93b, 111a, 111b
- , 121a, 121b, 132 nチャネルMOSトランジスタ
 - 10, 11, 104, 112, 113, 115, 116 短絡ポイント


特2000-211661

- 12, 103, 114, 117 断線ポイント
- 13a, 13b, 36, 74a, 74b, 76a, 76b, 52, 55, 61,
- 62, 82, 88, 135 インバータ
- 15a, 15b, 35, 78a, 78b, 41, 42, 90 pチャネルMOS
- トランジスタ
 - 22 画素電極
 - 31 シフトレジスタ
 - 32 ビデオアナログ線
 - 33 アナログスイッチ
 - 51, 53, 54, 56, 81, 83 クロックドインバータ
 - 57, 58, 84, 85a, 95, 136 論理積回路
- 73a, 73b, 89 NAND回路
- 87 D型フリップフロップ
- 133 N進力ウンタ
- 134 ラッチ回路

【書類名】


図面

【図1】




【図2】

表示領域




【図3】


データドライバ



【図4】


クロックドインバータ






【図5】

走査ドライバ(シフトレジスタ)




 【図6】

判定手段及びその周辺部分の回路図




【図7】

GLn及びGR2がL固定の場合のタイミングチャート





【図8】






走査ドライバ **78**b 4 **R**2 **R3** R .72a 78a' 64 Ċ. C. 走査ドライバ

第3の実施形態による液晶表示装置




【図10】

判定手段及びその周辺部分の回路図






正常な場合のタイミングチャート






GL2がH固定の場合のタイミングチャート



【図13】



【図14】

正常な場合のタイミングチャート

		T1	T2	T3	T4		Tn-1	Tn
Lin						<u> </u>		
GL1						 		
GL2		1				1	1	
GL3		1				1		
H1						i i		
H2		1				!		
он						1		
RS		1			1	i 		-
СК	1					1		
DF						1		
Α		1 1 1				1		
В	i ! !	1		1		i ! !		
С		1				i I	1 1	
NQ		!				 	1 1	1
QO		I (1	1	 	1	
N	i	! ! !	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1			1	
G	1	1	1				11	
SS						 		
Ε						 	- 11	
F						 	'n	
L1				1			1 p	
L2	1 1 1 1	 				!	1	


【図15】

GL2がH固定の場合のタイミングチャート

		T1	T2	T3	T4		Tn-1	Tn
Lin					厂	<u></u>		
GL1								
GL2		1		1 1		 		1
GL3		1	1 1			<u> </u>		
H1				-1				
H2		1 1						
ОН						İ		
RS	n	 	1 1	4 F	1 1			
СК						<u></u>		
DF				J L				
		İ] ; 1 }			11	1
A	1				! !		:	
В						İ		
c			!!!				11	!
NQ		!				t	1 1	1 1
QO	 	!				1	1	1 1 1
N				!!		1		
G								
SS	П	Ī	1	1 1	1 1	 	'n	
E								
F	n I				<u> </u>	 	П	<u> </u>
L1	! 					<u> </u>		
L2		1	 					; !
				<u> </u>	<u> </u>	1		i

【図16】

GL2及びGL3がH固定の場合のタイミングチャート






走査ドライバ S--힏돈 R_2 R_3 **R**4 -윤 94b .94a 16a -GL2-Ĥ 走査ドライバ

第5の実施形態による液晶表示装置

1 8

【図18】

判定手段及びその周辺部分の回路図



【図19】

正常な場合のタイミングチャート

		T1	T2	T3		Tn
Lin					 	
GL1					ļ	
GL2					 	
GL3						
H1					! ! !	
H2						
ОН						
OL						
RS		1 1 1 1	1	; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ;		
СК	 	1 1 1		1 1	1 I	
DF	1	1 1				
Α		1 1	1			
В	1	1 1			; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ; ;	
С		11				1
D					<u></u>	
G					<u></u>	
SS					ļ	
Ε						
F						
L1			1			
L2						-

【図20】

GL2がL固定の場合のタイミングチャート


		T1	T2	T3		Tn
Lin	<u>=</u> .				<u> </u>	
GL1				11	 	
GL2				11	; ; ;	
GL3					ļ	
H1					1	
H2				11		
ОН				† † †		
OL					<u></u>	
RS				1 i 1 i 1 i 1 i	 	
СК		1	 	1 1 1 1 1	1	
DF				 		
Α			! !			
В				; ; ; ; ; ; ; ;		
С		1	1	1 1 1 1 1 1		
D			<u> </u>			
G			1 1 1 1		 	
SS		Ī	1]	
E			1 1		 	
F			1			
L1			1 1 1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		-
L2		1		1 1		

【図21】

GL2がH固定の場合のタイミングチャート

		T1	T2	T3		Tn
Lin					լ:	
GL1			i 		 	
GL2						
GL3			1		1	
H1						
H2						
ОН			1			
OL					<u> </u>	
RS				1	1	
СК] 			
DF					11	
Α						
В			1 1	Ĺ	1 1 1	
С						
D					<u> </u>	
G]		<u> </u>	
SS				Ĺ		
E			1 1		 	
F				<u> </u>	<u> </u>	
L1		\exists		1		1
L2	 					

【図22】




【図23】

データドライバ

√102b


【図24】

第2の従来例




【図25】

第2の従来例



【図26】


第2の従来例



【図27】

ð

第3の従来例



【書類名】

要約書

【要約】

【課題】 第1又は第2の走査ドライバの出力線の電位が固定される欠陥を検出し、その欠陥を修復することができる表示装置を提供することを課題とする。

【解決手段】 本発明の表示装置は、複数の走査線を有する表示部(2)と、表示部の走査線の両端に走査信号を供給するための出力線を有する第1及び第2の走査ドライバ(4 a, 4 b)とを有する。第1又は第2の走査ドライバ等の異常により、第1又は第2の走査ドライバの出力線のうちの一又は複数の出力線の電位が固定又は開放されているときには、該固定又は開放されている電位の出力線と表示部の走査線との間の接続を切断する。

【選択図】

図 1

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社